SEMICONDUCTOR DEVICE

Patent Number:

JP1143270

Publication date:

1989-06-05

Inventor(s):

MATSUNO TOSHINOBU; others: 01

Applicant(s):

MATSUSHITA ELECTRIC IND CO LTD

Requested Patent:

JP1143270

Application Number: JP19870300708 19871127

Priority Number(s):

IPC Classification: H01L29/80; H01L21/20; H01L21/203

EC Classification:

Equivalents:

Abstract

PURPOSE:To reduce the strain of a strain channel layer and the deterioration of electrical characteristics caused by the strain by varying the mixing ratio of a mixed crystal in a second mixed crystal semiconductor strain layer continuously from an interface between the strain layer and a first semiconductor layer, and making the ratio equal to that of a third semiconductor layer at an interface between the strain layer and the third semiconductor layer formed on the second multi-component mixed crystal semiconductor strain layer.

CONSTITUTION: The thickness of a graded InGaAs strain channel layer 6 is made 200Angstrom, and an In composition ratio at an interface between the layer 6 and a non-doped AlGaAs layer 5 formed on a substrate side is made 0.15. The ratio is continuously reduced toward a surface side, and the ratio is made 0 at an interface between the layer 6 and a non-doped GaAs layer 7 on the surface side so as to permit the layer 6 to change to GaAs without having any band gap. In a hetero junction between the InGaAs strain channel layer where two-dimensional electrons gather and the non- doped AlGaAs spacer layer 5, the In composition ratio is continuously reduced toward the surface side, keeping a band discontinuity gap DELTAEc enough to form high concentration two-dimensional electron gas. And, the ratio is changed to that of GaAs at a hetero interface between the layer 6 and the non-doped GaAs layer 7, thereby gradually relieving the strain.

Data supplied from the esp@cenet database - 12

19日本国特許庁(IP)

①特許出願公開

平1-143270

⑫ 公 開 特 許 公 報 (A)

@Int_Cl_4

識別記号

庁内整理番号

匈公開 平成1年(1989)6月5日

H 01 L 29/80 21/20 21/203 H-8122-5F 7739-5F 7630-5F

審査請求 未請求 発明の数 1 (全4頁)

49発明の名称 半導体装置

> 20特 頤 昭62-300708

②出 顖 昭62(1987)11月27日

⑦発 明 松 野 者

年 伸 大阪府門真市大字門真1006番地 松下電器產業株式会社内

大阪府門真市大字門真1006番地 松下電器產業株式会社内

@発 眀 者 簠 井 上 லைய 願 人 松下電器産業株式会社

大阪府門真市大字門真1006番地

敏男 30代 理 人 弁理士 中尾 外1名

пB 細

1、発明の名称

半導体装置

2、特許請求の範囲

半導体基板に形成された第1の半導体層上にと の第1の半導体層よりパンドキャップが小さく、 格子定数が異なる第2の多元混晶半導体歪層をチ * ネルとした逆へテロ接合を有し、前記第2の混 晶半導体歪層の混晶比が前記線1の半導体層との 界面から連続的に変化させ、第2の多元混晶半導 体歪層上に形成される第3の半導体層との界面で 前記線3の半導体層と一致させてなる半導体装置。

3、発明の詳細な説明

産獎上の利用分野

本発明は半導体装置に関し、特に格子歪を有す る多元混晶をチャネル周とした逆へテロ接合を有 する電界効果トランジスタに関する。

従来の技術

歪層をチャネル脳に用いた逆へテロ構造を有す るヘテロ接合電界効果トランジスタの例としては

第4図に示す機にGa As 層15とAl Ga As 層 B か ら成る逆へテロ構造の間に歪チャネル層14とし てInGaAs歪層を用いた構造がある。この構造は 半絶縁性 Ga As 基板 9 上に形成されており、10 はGaAs バッファー層で、11はAlGaAs バッフ ァー層である。12のn型AlGaAs 層はキャリア 供給階でありその上に形成されたノンドープAlGaAs 暦13はスペーサー層で、16のn型GeAsはキャ ップ層である。

InGaAsはGaAsと比較してエネルギーバンド ギャップが小さく、AlGa As ヘテロ接合を形成し た場合 GaAs/AlGaAsへテロ接合と比較してバ ンド不連続 AE が大きい為、高濃度の2次元電子 ガスを形成する事が可能であり、また同一の誤度 を得る為に必要な AlGaAs のパンドキャップを小 さくできる。すなわちAlGaris 層のAl 組成比 を低くする事が可能であり、従って DX センター による低温時の継続的な光電導やエーレ特性の劣 化を低減できる。

さらに InGaAs は高い似子移動度を有してお

り、ドリフト速度も大きいためデバイスの高速化 が可能である。

一方前記の様な逆へテロ構造を有する電界効果トランジスタは整板側に高いバリアを持つ為、ショートチャネル効果が小さく、また表面側がGaAs 層である為、従来のHEMT 等の表面側がAlGaAs 層である場合と比較し、オーミックコンタクトが形成し易く、高速の集積回路等に適しているという報告がなされている。

前記第4図の構造においては、InGaAs 層14 の表面側のGaAs層15及び基板側のAlGaAs層 13とのヘテロ界面において格子不整合が生じて いる。

発明が解決しようとする問題点

一般に InP 上に格子整合された InGaAs では 電子設度 n = 10¹⁷ cm⁻³で室温で電子移動度 BOOOct/V・S以上と大きな値を示すが、InGaAs 歪層においては GaAsと InAsの格子定数は約7 多と大きく異っており、 In の組成比が大きくな るに従って GaAs または AlGaAs との格子不整

きい為、バンド不連続 AEcが大きく、高磯度の 2次元電子ガスを継持しながら、表面側に向って In 組成比が連続的に減少していく為、歪が緩和 されてゆき、表面側のGaAs層との界面ではGaAs になる為、格子歪がほとんどない状態になり、In 組成比Xを大きくすることができ等価的に臨界膜 厚を大きくする事が可能となり、電気的特性が向 上する。

実 施 例

以下本発明の詳細な説明を実施例を用いて行な う。 博1 図に本発明による歪チャネル層を有する 逆へテロ構造電界効果トランジスタを示す。

 合は大きくなり、2次元似子ガス濃度及び電子移動度は減少し、臨界膜厚に達した状態ではミスフィット転位等の欠陥が生じ著しく高い抵抗を示す。

前述の第4図の歪チャネル層を有する逆へテロ構造においてはInGaAs 層中でのIn 組成比は一定である為、結板側のAlGaAs 層13と表面側のGaAs 層15の両方のヘテロ界面で絡子不整合が生じている為、歪が電気的特性に与える影響が大きく、またIn の組成比をある程度以上大きくできないという欠点を有している。

問頃点を解決するための手段

本発明は上記の問題点を解決するため、多元混晶半導体歪チャネル層において、組成比を基板側の半導体層とのヘテロ界面から装面側方向に向けて連続的に減少させていき、 非板側の半導体層との界面で組成が同じ様なグレーティド多元混晶半 導体チャネル層を形成する。

作用

2次元電子がたまる基板側のAlGaAs 層との ヘテロ界面ではInGaAs 歪層のIn 組成比が大

ル層はInGaAs を用いる。表面側のノンドープのGaAs層では300A程度形成し、n型GaAsキャップ層 8は100Aとする。グレーティッドInGaAs 歪チャネル層 6の膜厚は200Aとし、In 組成の変化は第2図に示す様に基板側のノンドープAlGaAs 層をとの界面でIn 組成比は0.15とし、表面側に向かうに従って、連続的に減少させ、表面側のノンドープGaAs層との界面で組成比が0でGaAsとなり第3図のパンド図に示す様にバンドギャップがない様にする。

In 組成の変化はMBE 装置のIn セルの温度を連続的に変化させて行なう。

この様をグレーティッドInGaAs 歪層を用いる 事によって2次元電子がたまるInGaAs 歪チャ ネル幅とノンドーブAlGaAs スペーサー層 5 と のヘテロ接合においては高温度の2次元電子ガス を形成するのに十分なパンド不連続 dEc を保ち ながら、表面側に向って連続的にIn 組成比が減 少し、ノンドープGaAs 層7 とのヘテロ界面では 組成がGaAsとなる為、歪が徐々に緩和され歪が 電気的特性に与える影響を軽減される。

発明の効果

以上のように本発明によれば、高濃度の2次元 電子ガス濃度を継持した状態で歪チャネル層の歪 を軽減し、歪による電気的特性の劣化を減少させ 特性が向上する。


4、図面の簡単な説明


第1図は本発明の一実施例のグレーティッド
InGaAs 歪チャネル層を有する逆へテロ構造半
導体装置の断面図、第2図は本実施例のグレーティッドInGaAs 歪チャネル層の中のIn 組成の変化を示した特性図、第3図は本実施例の半導体 装置のパンド構造を示した図、第4図は従来の
InGaAs 歪層を有する逆へテロ構造半導体装置の断面図である。

1 …… 半絶緑性 Ga As 基板、 2 …… ノンドープ Ga As パッファー層、 3 …… ノンドープ Al Ga As ボッファー層、 4 …… n 型 Al Ga As 電子供給層、 5 …… ノンドープ Al Ga As スペーサー層、 6 … … グレーティッド In Ga As 歪チャネル層、 7 …


…ノンドーブGaAs暦、8……n型GaAsキャッ ブ層。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名





5% 3 5%



第 4 図

